与非门构成的触发器的约束条件：
1、异常状态避免：保持和复位输入不能同时处于高电平状态，即S和R输入不同时为1。
2、稳定性：只有在时钟信号时刻之前S和R输入状态已经确定，并且时钟信号到来时，才会产生有效的输出。如果在时钟信号到来之前发生了S和R状态的变化，就可能出现异常情况。
3、工作时序：在时钟信号及其边沿稳定信号之前拉高或拉低S和R输入，从而改变状态，以便在时钟信号到来时，产生满足要求的输出。时钟信号及边沿的到来使输出稳定并保持到时钟的下一次边沿到来之前。
4、输出极性：SR触发器的输出总是与输入相反，即输入为1时输出为0，输入为0时输出为1。
